CMOSアニーリングマシンについて

CMOSアニーリングマシンについて

CMOSアニーリングマシンは、主に組合せ最適化問題と呼ばれるタイプの計算問題を効率よく解くための専用計算機です。
様々な種類の組合せ最適化問題を統一的に扱うために、イジングモデルと呼ばれる統計力学の分野で用いられてきた数理モデルを使って解きたい問題を記述します。その上で、イジングモデルの計算に特化したハードウェアを用いることで問題を効率的に解くことができます。

イジングモデルの計算に適したハードウェアとしてはいくつかの方式が国内外で開発されていますが、CMOSアニーリングマシンは広く使われている半導体技術であるCMOS集積回路技術を活かすことで低消費電力、高いスケーラビリティ、搭載機器の小型化といったメリットを実現しています。

CMOSアニーリングマシンとしては2種類の実装があります。

(1)FPGA版

1回のアニーリングで9,216スピン(96×96のKing's Graphに相当)を処理可能

(2)ASIC版

1回のアニーリングで61,952スピン(352×176のKing's Graphに相当)を処理可能

本サイトでは現在(1)のFPGA版実装に関してデモアプリを体験いただけます。
随時(2)のASIC版もご利用いただける予定です。