2021年11月
ボードをつなぎさえすれば無限に大きくできることを実証。さらなる大規模化の要求にこたえられることを証明しました。
2021年2月
名刺サイズプロトの発表から2年。同NEDOプロジェクトの成果として新たに、縦・横・斜めに9枚のCMOSアニーリングチップを接続して144kスピンに対応するCMOSアニーリングマシンとして発表。2次元上には接続すれば無限に大きくできることを実証。今後のさらなる大規模化の要求にこたえます。
本クラウドサービスに実装しサービス提供しているASIC版アニーリングマシンです。
2020年8月
ASIC版CMOSアニーリングマシンのアニーリングをGPU上のソフトウェアとして実行する環境を当サイトに実装。256kスピンに対応し32ビットの係数幅を持ちます。ハードウェアでは解けない問題をテストしてアプリケーション探求の加速を狙います。
本クラウドサービスに実装しサービス提供しているGPU(King's graph)版アニーリングマシンです。
2019年8月
全結合のイジングモデルの基底状態探索が出来るアルゴリズムを発表。GPUに実装し従来の最適化されたSA法と比較して250倍の性能で計算できることを確認。
More...2019年2月
2016年に開始したNEDOプロジェクトにおいて、日立はCMOSアニーリングマシンの大規模化開発に取り組み、2枚のチップを接続して動作させるプロトタイプを試作。わずか名刺大の世界最小ハードウェアでありながら、30,976×2=61,952スピンに対応し、消費エネルギーも少なくUSB接続で作動するアニーリングマシンが生まれました。エッジデバイスに組み込んで動作可能であることを示しました。
2018年8月
2018年6月
2018年、FPGAを25枚接続して1台のCMOSアニーリングマシンとして作動することに成功しました。これにより102,400スピンの大規模組合せ最適化問題に対応するハードウェアを実現。この成果を発展させ、チップの接続による後のASICプロトタイプの拡張が実現しました。デジタルで計算することでスケーラブルな計算が実現できることを示しました。
2016年11月
2016年に発表した第2世代プロトタイプはFPGAで実装し、パラメータの処理を複数の要素で共有することによってこれまでと同じマシン面積で回路を1/10に抑えることを実現するとともに、計算精度を向上させることにも成功しました。また、programmableなプロトタイプを活用することにより、その後のCMOSアニーリングマシンの研究開発をさらに加速。
2016年8月
2015年2月
半導体CMOSで実装し、室温で動作する世界初のイジングマシンであるCMOSアニーリングマシンを発表しました。
記事が役に立ちましたか?他の人に共有してみてください。