関連リンク
アニーリングマシン関連サービス
Amplify
- 株式会社フィックスターズ運営
- 量子アニーリング・イジングマシン向けアプリケーション開発のクラウド基盤
- 日立CMOSアニーリングマシンや、Fixstars GPU アニーリングマシン「Fixstars Amplify Annealing Engine」ほか、主要な量子アニーリング・イジングマシンに対応
ANCAR
- 未踏ターゲット事業2020年度採択・武笠PJ
- イジングマシンの体験学習型アプリケーション
- 日立CMOSアニーリングマシンや、Fixstars GPU アニーリングマシン「Fixstars Amplify Annealing Engine」ほか、主要な量子アニーリング・イジングマシンに対応
CMOSアニーリングマシン関連公式リンク
- 【ニュースリリース】疑似量子コンピュータ「CMOSアニーリング」のクラウドサービス提供開始
https://www.hitachi.co.jp/New/cnews/month/2022/10/1003b.html（2022/10/3） - 研究の現場から CMOSアニーリングにより金融取引の最適化に挑戦、リアルタイム処理が社会課題解決のキーとなる
https://www.hitachi.co.jp/rd/sc/story/cmos-annealing/index.html（2022/9/13） - 【ニュースリリース】量子関連技術で勤務シフト作成時間を5割超短縮、業務実証に成功
https://www.hitachi.co.jp/New/cnews/month/2022/08/0826.html（2022/8/26） - 【ニュースリリース】損保ジャパン、保険引受業務における擬似量子コンピュータの実務利用を開始
https://www.hitachi.co.jp/New/cnews/month/2022/03/0329d.html（2022/3/29） - 研究の現場から 「量子コンピュータ」は今解けない無数の社会課題を解決するための手段だ
https://www.hitachi.co.jp/rd/sc/story/qc/index.html （2021/12/8） - 【ニュース＆イベント】組合せ最適化処理に適したCMOSアニーリングを高速の金融商品取引に適用するための技術を開発
https://www.hitachi.co.jp/rd/news/topics/2021/2110_cmos.html （2021/10/22） - 日立評論 2022 Vol.104 No.1 6. 組合せ最適化を加速するCMOSアニーリング最大規模の1.3 Mbitプロトタイプ構築
https://www.hitachihyoron.com/jp/archive/2020s/2022/01/21/index.html#sec06 - 【ニュースリリース】実装体積を抑えながら大規模な組合せ最適化問題を解くCMOSアニーリング技術を開発
https://www.hitachi.co.jp/New/cnews/month/2021/02/0218b.html（2021/2/18） - 【ニュースリリース】数十人、数百人規模の最適な勤務シフトを作成するソリューションを提供開始
https://www.hitachi.co.jp/New/cnews/month/2020/10/1019a.html（2020/10/19） - 【社会イノベーション ポータル】「3密」回避の複雑なシフト作成を可能に 日立の最新テクノロジー「CMOSアニーリング」
https://social-innovation.hitachi/ja-jp/case_studies/covid19-cmos-annealing/（2020/7/9） - 日立評論 2020 vol.102 No.3 CMOSアニーリングの顧客適用に向けた量子コンピュータ技術の応用
http://www.hitachihyoron.com/jp/archive/2020s/2020/03/03b09/index.html - 【ニュースリリース】半導体ベースの新型コンピュータを活用した損害保険ポートフォリオ最適化に関する実証実験を開始
https://www.hitachi.co.jp/New/cnews/month/2020/01/0108.html（2020/1/8） - 【トピックス】お客さまの課題に応じた高速な組合せ最適化ソリューションの提供をめざし、CMOSアニーリング向けの最適化アルゴリズムを拡充
https://www.hitachi.co.jp/rd/news/topics/2019/0830.html（2019/8/30） - 【社会イノベーション ポータル】社会課題解決を支援する新概念コンピュータ。北海道大学がめざす「社会を変える数学」で、実用化を加速する
https://social-innovation.hitachi/ja-jp/case_studies/hitachi_hokudai_labo（2019/3） - 【ニュースリリース】IoT機器に実装可能な名刺サイズのCMOSアニーリングマシンを開発
https://www.hitachi.co.jp/New/cnews/month/2019/02/0219.html（2019/2/19） - 【ニュースリリース】組合せ最適化問題に特化したクラウド型計算サービスの無償提供を開始
http://www.hitachi.co.jp/New/cnews/month/2018/09/0919.html（2018/9/19） - 研究開発ストーリー 異分野同士の協力で、CMOSアニーリングマシンを開発
http://www.hitachi.co.jp/rd/portal/contents/story/cmos_annealing2/index.html - 研究開発ストーリー 新概念の半導体コンピュータで現代社会の最適化をめざす
http://www.hitachi.co.jp/rd/portal/contents/story/cmos_annealing/index.html - 研究紹介 新概念コンピューティング
http://www.hitachi.co.jp/rd/portal/contents/research16/ifsc02/index.html - 【ニュースリリース】実社会の複雑な問題の高速処理を実現し、問題規模に応じてスケーラブルに構成可能な世界最大規模のCMOSアニーリングマシンを開発（2018/6/15）
http://www.hitachi.co.jp/rd/news/2018/0615.html - 日立評論 2017vol.99 社会システムの最適化に資するCMOSイジング計算機
http://www.hitachihyoron.com/jp/archive/2010s/2017/03/05C02/index.html - 【ニュースリリース】新型半導体コンピュータ向けに計算規模を10倍に向上する技術を開発（2016/11/22）
http://www.hitachi.co.jp/rd/news/2016/1122.html - 【ニュースリリース】新型半導体コンピュータの実用化に向けて、要素間の複雑なつながりを規則的な構造に自動変換する前処理アルゴリズムを開発（2016/6/21）
http://www.hitachi.co.jp/rd/news/2016/0621.html - 日立評論 AIの基礎研究：イジング計算機 2016年4月号
http://www.hitachihyoron.com/jp/pdf/2016/04/2016_04_09.pdf - 【ニュースリリース】約1兆の500乗通りの膨大なパターンから瞬時に実用に適した解を導く室温動作可能な新型半導体コンピュータを試作（2015/2/23）
http://www.hitachi.co.jp/rd/news/2015/0223.html/ - 【社会イノベーション ポータル】「組み合わせ最適化問題*」を瞬時に解く新型コンピュータ（2015/7/9）
http://social-innovation.hitachi/jp/case_studies/new-computer-can-quickly-solve-combinatorial-optimization-problems/index.html
論文
- Masanao Yamaoka, “Next Frontier across ML: Combinatorial Solution Engine with Multivariate Index for
Wide-range
Applications from Financial Portfolio to Work-shift Scheduling”, AI EXPO 2022, Aug. 17,
2022
https://valleyml.ai/ai-expo-2022/agenda/ - Masanao Yamaoka, “Outline and present status of CMOS annealing”, NSF-FET Workshop on Ising Machines,
Apr.7, 2022
https://ising.vision/invited-speakers-panelists/ - 山岡雅直, “デジタル回路技術を応用したCMOSアニーリングマシンの概要”, 電子情報通信学会ソサイエティ大会, 2022/3/1
https://jglobal.jst.go.jp/detail?JGLOBAL_ID=202202234466880097 - Kasho Yamamoto;Takashi Takemoto;Chihiro Yoshimura;Mayumi Mashimo;Masanao Yamaoka, “A 1.3-Mbit
Annealing System Composed
of Fully-Synchronized 9-board x 9-chip x 16-kbit Annealing Processor Chips for Large-Scale
Combinatorial Optimization
Problems”, 2021 IEEE Asian Solid-State Circuits Conference (A-SSCC), 7-10 Nov. 2021
https://ieeexplore.ieee.org/document/9634769 - Masanao Yamaoka, ” Domain-specific In-memory Computing Architecture: CMOS Annealing Machine to Solve
Combinatorial
Optimization problems”, 2021 International Symposium on VLSI Technology, Systems and Applications
(VLSI-TSA), Apr.19-22,
2021
https://ieeexplore.ieee.org/xpl/conhome/9440054/proceeding - T. Takemoto, K. Yamamoto, C. Yoshimura, M. Hayashi, M. Tada, H. Saito, M. Mashimo, M. Yamaoka, “A 144Kb Annealing System Composed of 9×16Kb Annealing Processor Chips with Scalable Chip-to-Chip Connections for Large-Scale Combinatorial Optimization Problems”, IEEE International Solid-State Circuits Conference (ISSCC 2021), February 2021.
- 山岡雅直, "CMOSアニーリングマシンの概要", 電子情報通信学会論文誌, Vol.J103–C, No.9, pp.380-386, 2020/08/19
https://search.ieice.org/bin/pdf_link.php?category=C&lang=J&year=2020&fname=j103-c_9_380&abst= - 山岡雅直, "組合せ最適化処理を加速する半導体CMOSアニーリングマシン", 精密工学会誌85巻（2020）12号p. 1044-1047, 2019/12/05,
https://doi.org/10.2493/jjspe.85.1044 - 山岡雅直, "CMOSアニーリングマシンの概要と開発状況", 電子情報通信学会誌Vol.103 No.3pp.311-316,2020/3/1,
https://www.journal.ieice.org/summary.php?id=k103_3_311&year=2020&lang=J - 山岡雅直, "CMOSアニーリングマシン", 表面と真空63巻（2020）3号, Online ISSN : 2433-5843 ,2020/3/10,
https://doi.org/10.1380/vss.63.123 -
T. Takemoto, M. Hayashi, C. Yoshimura, M. Yamaoka, “A 2×30k-Spin Multichip Scalable Annealing
Processor Based on a Processing-In-Memory Approach for Solving Large-Scale Combinatorial Optimization
Problems”, IEEE International Solid-State Circuits Conference (ISSCC 2019), February 2019.
https://ieeexplore.ieee.org/document/8662517 - Yamaoka, Masanao, "A CMOS Annealing Machine to Solve Combinatorial Optimization Problems (Japanese
Title: 組合せ最適化問題に向けたCMOS アニーリングマシン)," IEICE ESS Fundamentals Review, vol. 11, issue 3, pp.
164-171.
http://adsabs.harvard.edu/abs/2018ESSFR..11..164Y - Takuya Okuyama, Tomohiro Sonobe, Ken-ichi Kawarabayashi, and Masanao Yamaoka "Binary optimization by
momentum annealing", Phys. Rev. E 100, 012111 – Published 10 July.
https://journals.aps.org/pre/abstract/10.1103/PhysRevE.100.012111 - Kotaro Terada , Daisuke Oku , Sho Kanamaru , Shu Tanaka , Masato Hayashi , Masanao Yamaoka , Masao
Yanagisawa , Nozomu Togawa, "An Ising model mapping to solve rectangle packing problem," 2018
International Symposium on VLSI Design, Automation and Test (VLSI-DAT),16-19 April 2018.
https://ieeexplore.ieee.org/abstract/document/8373233/ - Chihiro Yoshimura, Masato Hayashi, Takuya Okuyama, Masanao Yamaoka, "Implementation and Evaluation
of FPGA-based Annealing Processor for Ising Model by use of Resource Sharing," International Journal
of Networking and Computing, vol.7, no.2, pp.154-172, 2017.
https://www.jstage.jst.go.jp/article/ijnc/7/2/7_154/_article/-char/ja/ - Takuya Okuyama , Masato Hayashi , Masanao Yamaoka, "An Ising Computer Based on Simulated Quantum
Annealing by Path Integral Monte Carlo Method," 2017 IEEE International Conference on Rebooting
Computing (ICRC),8-9 Nov. 2017.
https://ieeexplore.ieee.org/abstract/document/8123652/ - Masanao Yamaoka,"An ising computing to solve combinatorial optimization problems,"
2017 Fifth Berkeley Symposium on Energy Efficient Electronic Systems & Steep Transistors Workshop
(E3S),19-20 Oct. 2017.
https://ieeexplore.ieee.org/abstract/document/8246195/ - Masanao Yamaoka, "New-paradigm CMOS Ising computing for combinatorial optimization problems," 2017
IEEE Electron Devices Technology and Manufacturing Conference (EDTM) Date of Conference,28 Feb.-2
March 2017.
https://ieeexplore.ieee.org/abstract/document/7947502/ - Chihiro Yoshimura, Masato Hayashi, Takuya Okuyama, Masanao Yamaoka, "FPGA-based Annealing Processor
for Ising Model," 2016 Fourth International Symposium on Computing and Networking (2016).
https://www.computer.org/csdl/proceedings/candar/2016/2655/00/2655a436-abs.html - 山岡 雅直, "CMOS Annealing Machine to Solve Combinatorial Optimization Problems for loT Era,"
研究報告システムとLSIの設計技術（SLDM）20162016-SLDM-177.
https://ipsj.ixsq.nii.ac.jp/ej/index.php?active_action=repository_view_main_item_detail&page_id=13&block_id=8&item_id=176026&item_no=1 - Takuya Okuyama, Chihiro Yoshimura, Masato Hayashi, Masanao Yamaoka, "Computing architecture to
perform approximated simulated annealing for Ising models ," 2016 IEEE International Conference on
Rebooting Computing (ICRC), 10 November 2016.
https://ieeexplore.ieee.org/abstract/document/7738673/ - Masato Hayashi, Masanao Yamaoka, Chihiro Yoshimura, Takuya Okuyama, Hidetaka Aoki, and Hiroyuki
Mizuno, "Accelerator Chip for Ground-state Searches of Ising Model with Asynchronous Random Pulse
Distribution," International Journal of Networking and Computing ,ISSN 2185-2839 (print), ISSN
2185-2847 (online),Volume 6, Number 2, pages 195-211, July 2016.
https://www.jstage.jst.go.jp/article/ijnc/6/2/6_195/_article/-char/ja#article-overiew-abstract-wrap - Masato Hayashi, Masanao Yamaoka, Chihiro Yoshimura, Takuya Okuyama, Hidetaka Aoki, and Hiroyuki Mizuno, "An accelerator chip for ground-state search of the Ising model with asynchronous random pulse distribution," 6th International Workshop on Advances in Networking and Computing (WANC’15), December 2015.
- Chihiro Yoshimura, Masanao Yamaoka, Masato Hayashi, Takuya Okuyama, Hidetaka Aoki, Ken-ichi
Kawarabayashi & Hiroyuki Mizuno, "Uncertain behaviours of integrated circuits improve computational
performance ," Scientific Reports, 20 November 2015, volume 5, Article number: 16213
(2015).
https://www.nature.com/articles/srep16213 - Masanao Yamaoka, Chihiro Yoshimura, Masato Hayashi, Takuya Okuyama, Hidetaka Aoki, Hiroyuki Mizuno,
"A 20k-spin Ising chip to solve combinatorial optimization problems with CMOS annealing ," IEEE
Journal of Solid-State Circuits, 303 – 309, 09 December 2015.
https://ieeexplore.ieee.org/abstract/document/7350099/ - Masanao Yamaoka, Chihiro Yoshimura, Masato Hayashi, Takuya Okuyama, Hidetaka Aoki, and Hiroyuki Mizuno, "20k-spin Ising chip for combinational optimization problem with CMOS annealing," IEEE International Solid-State Circuits Conference (ISSCC 2015), February 2015.
- Chihiro Yoshimura, Masanao Yamaoka, Hidetaka Aoki, and Hiroyuki Mizuno,"Spatial computing
architecture using randomness of memory cell stability under voltage control ,"21st European
Conference on Circuit Theory and Design (ECCTD 2013), September 2013.
https://ieeexplore.ieee.org/abstract/document/6662276/